特許

J-GLOBAL ID：200903012667399878

試験回路

発明者： 板野 真治
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-055021
公開番号（公開出願番号）：特開平5-256910
出願日： 1992年03月13日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】 半導体集積回路における試験回路において、外部端子のDC測定を容易に測定できるようにする。【構成】 X段カウンタ1、試験制御部2、並びにトランスファゲートIT1 、IT2 、OT1 ,OT2 ,OT2 からなるスイッチから構成される。X段カウンタ1は外部よりパルスを入力しカウントする。X段カウンタ1の出力信号Q1 、Q2 〜QX は試験制御部2に入力され、試験制御部2は試験の設定をする制御信号M1 , M2 , Mn , Mn+1 を出力する。この制御信号M1 , M2 , Mn , Mn+1 により、外部入力バッファの出力先、および外部出力バッファの入力先を内部回路3から外部入出力端子DMに切換える。

請求項（抜粋）：

外部入力バッファ、及び、外部出力バッファとを備え、内部回路を試験するための試験回路において、パルス信号を入力するパルス入力端子と、予め定められた外部入出力端子と、前記パルス入力端子からのパルス信号をカウントするカウンタと、前記カウンタの出力信号を入力して試験状態を制御する制御信号を出力する試験制御部と、前記制御信号により外部入力バッファの出力先および外部出力バッファの入力先を前記予め定められた外部入出力端子に切り換えるスイッチとを備えることを特徴とする試験回路。