特許
J-GLOBAL ID：200903012716979486
基板バイアス回路
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-291481
公開番号（公開出願番号）：特開平6-139779
出願日： 1992年10月29日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】 幅広い電源電圧に対してメモリセルトランジスタが安定して動作できるような基板バイアス電位を発生する基板バイアス回路を提供する。【構成】 スタティックメモリ回路が形成された半導体基板に印加する基板バイアス電位Vsub を発生し、基板バイアス電位出力端子から出力する基板バイアス発生回路14と、電源電圧に応じて変化する基準電位Vref を出力する基準電位発生回路11と、半導体基板に形成されたトランジスタを有し、このトランジスタが基板バイアス電位Vsub を印加されたときの閾値電位Vthを検出し出力する閾値電位検出回路12と、基準電位発生回路11が発生した基準電位Vref と、閾値電位検出回路12が出力した閾値電位Vthとを比較し、閾値電位Vthが基準電位Vref 以上の値のとき基板バイアス発生回路14の動作を停止させ、基板バイアス電位出力端子の電位を接地電位とほぼ同じ電位にする電位比較回路13とを備える。
請求項（抜粋）：
スタティックメモリ回路が形成された半導体基板に印加する基板バイアス電位を発生する基板バイアス発生回路と、前記スタティックメモリ回路の有するメモリセルトランジスタが誤動作することなく安定して動作するように、電源電圧に応じて前記基板バイアス発生回路の発生する基板バイアス電位を制御することで、前記メモリセルトランジスタの閾値電圧を制御する回路とを備えたことを特徴とする基板バイアス回路。
IPC (2件)：
G11C 11/413
, G11C 11/407
G11C 11/34 335 C
, G11C 11/34 354 F
