特許
J-GLOBAL ID：200903012738620309
ダイナミック型半導体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平4-019234
公開番号（公開出願番号）：特開平5-217366
出願日： 1992年02月04日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】 出荷時に行われるセルフリフレッシュテストに要する時間を格段に低減でき、大幅なコストダウンが可能になるダイナミック型半導体メモリを実現する。【構成】 従来公知の疑似SRAMの内部回路にセルフリフレッシュの機能テストモードを設定するためのテスト信号入力回路20を設ける。また、このテスト信号入力回路20によりテストモードが設定されると、セルフリフレッシュを行うリフレッシュカウンタ19等の周辺回路にセルフリフレッシュのための出力信号φAを出力する切替回路21を設ける。ここで、切替回路21はテストモードが設定されると、発振回路17の出力信号φTに相当する周期の短い出力信号φAをリフレッシュカウンタ19等の周辺回路に与える。すなわち、切替回路21はテストモードが設定されると、セルフリフレッシュのための出力信号を周期の長い分周回路18の出力信号φTから周期の短い発振回路17の出力信号φTに切り替える。
請求項（抜粋）：
複数の行選択線および複数の列選択線と、該行選択線と該列選択線の交点に配設された記憶保持動作の必要なメモリセルと、発振回路と、該発振回路の出力信号の周波数を分周する分周回路とを有し、かつリフレッシュコントロールクロックを外部から受け、該リフレッシュコントロールクロックが一定時間以上活性化された場合に、活性状態が継続されている期間中、該分周回路から出力される信号の周波数に従って、内部行アドレスカウンタから出力されるアドレスの示す行選択につながるメモリセルを順次リフレッシュするセルフリフレッシュ機能を有するダイナミック型半導体メモリにおいて、外部からセルフリフレッシュ機能のテストを命じるテスト信号が与えられると、該テスト信号を受け付けてテストモードを設定するモード設定手段と、テストモードが設定されると、該分周回路の出力信号の代わりに該発振回路の出力信号を選択し、該出力信号の周波数に従って該メモリセルのセルフリフレッシュを行うセルフリフレッシュ手段とを備えたダイナミック型半導体メモリ。
IPC (4件)：
G11C 11/401
, G11C 11/403
, G11C 29/00 303
, H01L 27/108
G11C 11/34 371 A
, G11C 11/34 363 M
, H01L 27/10 325 V
