特許

J-GLOBAL ID：200903012750241909

チップ型電子部品の製造方法

発明者： 高井 筆東
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 宮▼崎▲ 主税
公報種別：公開公報
出願番号（国際出願番号）：特願2002-034150
公開番号（公開出願番号）：特開2003-234630
出願日： 2002年02月12日
公開日（公表日）： 2003年08月22日
要約：

【要約】【課題】 積層体端面から接着剤が後退されており、それによって外部電極と素子基板の電極との電気的接続の信頼性に優れているチップ型電子部品を、煩雑な工程を実施することなく、かつ余分な加工装置を必要とすることなく、安価にかつ確実に得ることを可能とするチップ型電子部品の製造方法を提供する。【解決手段】 圧電共振子1の少なくとも片面に、熱硬化性の接着剤5,6を用いてケース基板3,4を貼り合わせ、接着剤5,6を加熱により硬化させ、積層体1を得る工程と、熱硬化性接着剤5,6の未硬化成分が分解するが、硬化成分が分解しない温度に加熱することにより、接着剤5,6の端部5a,6aを積層体1の端面1a,1bから後退させ、スリットBを形成する工程と、スリットB内に至るように外部電極13,14を端面1a,1bに形成する工程とを備える、チップ型電子部品の製造方法。

請求項（抜粋）：

素子基板と、素子基板の少なくとも片面に、封止空間を構成するように熱硬化性の接着剤を介してケース基板が貼り合わされており、かつ前記素子基板及びケース基板からなる積層体の端面に、素子基板に設けられた電極に電気的に接続される外部電極が形成されているチップ型電子部品の製造方法であって、前記素子基板と、前記ケース基板とを、前記封止空間を除く領域であって、前記積層体の端面に至る領域において前記接着剤を介して貼り合わせて積層体を得る工程と、前記積層体を加熱により硬化させる工程と、前記硬化工程後に、前記接着剤の未硬化成分が分解するが、硬化成分が分解しない温度に加熱することにより、前記接着剤層を前記積層体の端面から後退させてスリットを形成する工程と、前記積層体の端面に前記スリット内に至るように外部電極を形成する工程とを備えることを特徴とする、チップ型電子部品の製造方法。

IPC (4件)：

H03H 3/02 ,  H01L 41/22 ,  H03H 9/02 ,  H03H 9/13

FI (4件)：

H03H 3/02 B ,  H03H 9/02 L ,  H03H 9/13 ,  H01L 41/22 Z

Fターム (12件)：

5J108BB04 ,  5J108CC04 ,  5J108EE03 ,  5J108EE04 ,  5J108EE07 ,  5J108EE13 ,  5J108EE17 ,  5J108FF11 ,  5J108GG03 ,  5J108GG16 ,  5J108KK02 ,  5J108MM14