特許

J-GLOBAL ID：200903012750423462

MISトランジスタおよびそれを用いた半導体集積回路装置

発明者： 清水 浩一
出願人/特許権者： 株式会社日立製作所 ,  日立北海セミコンダクタ株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-325338
公開番号（公開出願番号）：特開平9-162400
出願日： 1995年12月14日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】 しきい値を段階的に変化させ、電流値の変化を緩やかにし、グランドノイズを低減させる。【解決手段】 出力バス駆動用のバッファ用のクロックドMOSインバータ回路におけるグランド電位に接続されている最終段のトランジスタQ4のゲート電極10bは一方の端部近傍のゲート長Lg1から他方の端部近傍のゲート長Lg3にかけて徐々に広がるテーパが付けられている。このゲート電極10bにより、トランジスタQ4のしきい値電圧を段階的に変化できる。トランジスタQ1〜Q4が同時に動作してもグランド電位に流れ込む電流値が緩やかな変化となり、グランド電位の変動などによるグランドノイズを減少することができる。

請求項（抜粋）：

電流通路のコンダクタンスを制御するゲートの幅方向の長さが、異なった長さよりなることを特徴とするMISトランジスタ。

IPC (3件)：

H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092

FI (2件)：

H01L 29/78 301 G ,  H01L 27/08 321 D