特許

J-GLOBAL ID：200903012785532884

ベアチップが実装された半導体装置及びその製造方法

発明者： 加茂 精也 ,  山戸 修
出願人/特許権者： アイシン・エィ・ダブリュ株式会社
代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-116275
公開番号（公開出願番号）：特開平9-306953
出願日： 1996年05月10日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】 ベアチップ機能部領域内に電極取出し部分を設けて、ベアチップのデッドスペースを無くし、簡易なスタッドバンプ電極の形成により、ベアチップを基板に確実に、かつ安価に、しかも、より高密度な実装ができる半導体装置及びその製造方法を提供する。【解決手段】 基板上にベアチップが実装された半導体装置において、基板31側のパッド電極33上に形成されるスタッドバンプ電極34と、ベアチップ21の機能部領域22内のパッド電極23上に形成される導電性ペースト電極24とを設け、前記スタッドバンプ電極34と前記導電性ペースト電極24とを電気的に接続するようにしたものである。

請求項（抜粋）：

基板上にベアチップが実装された半導体装置において、(a)基板側のパッド電極上に形成されるスタッドバンプ電極と、(b)ベアチップの機能部領域内のパッド電極上に形成される導電性ペースト電極とを設け、(c)前記スタッドバンプ電極と前記導電性ペースト電極とを電気的に接続してなるベアチップが実装された半導体装置。

IPC (2件)：

H01L 21/60 311 ,  H05K 1/18

FI (2件)：

H01L 21/60 311 S ,  H05K 1/18 K