特許

J-GLOBAL ID：200903012825003731

通信装置

発明者： 葉山 宏幸 ,  安斎 裕一
出願人/特許権者： 日立電線株式会社
代理人 (1件)： 絹谷 信雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-136036
公開番号（公開出願番号）：特開平8-006882
出願日： 1994年06月17日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】 CPUの動作時間を確保しつつ高速大量通信を可能にする通信装置を提供する。【構成】 CPU101が接続されるバス106と通信制御用LSI104,105が接続されるバス107とを分離して設け、DMA103を双方のバスに接続し、CPU側のバス106にフレームのヘッダ部を格納するメモリ102を接続し、通信制御用LSI側のバス107にフレームのデータ部を格納するメモリ108を接続した。

請求項（抜粋）：

複数の通信ポートと、これらのポートを介して宛先アドレスを含むヘッダ部及び転送データを含むデータ部からなるフレームを送受信する通信制御用LSIと、受信したフレームを格納するメモリと、このフレームをポート間で中継するか否かを判断するCPUと、上記通信制御用LSI及び上記メモリ間で直接データ転送するDMAとを有する通信装置において、上記CPUが接続されるバスと上記通信制御用LSIが接続されるバスとを分離して設け、上記DMAを双方のバスに接続し、CPU側のバスにフレームのヘッダ部を格納するメモリを接続し、通信制御用LSI側のバスにフレームのデータ部を格納するメモリを接続したことを特徴とする通信装置。

IPC (3件)：

G06F 13/00 353 ,  H04L 12/40 ,  H04L 29/08

FI (2件)：

H04L 11/00 320 ,  H04L 13/00 307 Z