特許

J-GLOBAL ID：200903012836041341

半導体装置の製造方法

発明者： 森田 朋岳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-258668
公開番号（公開出願番号）：特開平9-102539
出願日： 1995年10月05日
公開日（公表日）： 1997年04月15日
要約：

【要約】【課題】 素子領域上に埋め込み材料が残ることなく、また素子分離領域の埋め込み材料の膜減りがない少ない工程数で埋め込み材料を完全平坦化する方法を提供する。【解決手段】 素子分離領域埋め込み工程後に、素子領域の反転パターンを有するフォトレジスト膜5を埋め込み材料4上に形成する。次にフォトレジスト膜5をマスクにして素子領域上の埋め込み材料4を異方性エッチングにより除去する。フォトレジスト膜5を除去した後、Arイオンによるスパッタ・イオン・エッチングが研磨を行って突起部7を除去する。

請求項（抜粋）：

複数の溝が形成された半導体基板上に前記複数の溝を埋め込むように埋め込み材料を形成する工程と、前記溝のパターンの反転パターンを有するマスクを前記埋込み材料表面に形成する工程と、前記マスクを用いて前記埋込み材料を所定の深さだけエッチングして前記埋込み材料からなる突起部を前記複数の溝に残置する工程と、前記マスクを除去した後、前記突起部を除去して平坦化する工程とを有する半導体装置の製造方法。

IPC (4件)：

H01L 21/76 ,  H01L 21/3065 ,  H01L 21/304 321 ,  H01L 21/316

FI (4件)：

H01L 21/76 L ,  H01L 21/304 321 S ,  H01L 21/316 X ,  H01L 21/302 L