特許
J-GLOBAL ID：200903012847225606
半導体集積回路の電源配線
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-083661
公開番号（公開出願番号）：特開平5-283615
出願日： 1992年04月06日
公開日（公表日）： 1993年10月29日
要約：
【要約】 (修正有)【目的】回路的な変更を伴わずに、従来のレイアウト方法を変更することによりLSIの内部、すなわちLSIのチップとLSI外部とを電気的に接続している導体よりLSIのチップ側にバイパス容量を形成することによって、LSIの電源に発生したノイズを低減する。【構成】LSIの電源に発生したノイズを効果的に低減するために、2層以上、2列以上のVCC電源1a,1b/GND配線2a,2bをもつLSIにおいて、一方のVCC電源配線1aは上層にGND配線は下層に配置し、隣あった列においてはVCC電源配線1bを下層にGND配線2bは上層に配置する。【効果】LSIチップ内部に効果的に形成した容量がバイパス容量として働くために、LSIの電源に発生したノイズを低減することができる。また、誤動作に対するマージンを増加させることができるため、LSI上に構成された回路を高速動作させることが可能となる。
請求項（抜粋）：
2層以上、2列以上の電源配線をもち、上層にVCC電源配線、下層にVSS電源配線を重ねあわせ、隣合う列は上記上層と下層を逆に重ねることによってバイパス容量を構成することを特徴とする半導体集積回路。
引用特許：
前のページに戻る
