特許

J-GLOBAL ID：200903012885039026

強誘電体不揮発性メモリ

発明者： 石原 宏 ,  會澤 康治
出願人/特許権者： 株式会社半導体理工学研究センター
代理人 (1件)： 鈴江 武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-239943
公開番号（公開出願番号）：特開2001-068633
出願日： 1999年08月26日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 集積度を低下させることなく、MOS型FETのゲート幅を広くすることができ、素子構造の最適化,高性能化をはかる。【解決手段】 MOS型FETのゲート電極に1個の強誘電体キャパシタを接続してなる不揮発性半導体メモリにおいて、絶縁性基板上にストライプ状に形成され、且つ厚み方向にn+ 領域13,p領域14,n+ 領域15が積層されたSi薄膜10と、このSi薄膜10の一部に下部のn+ 領域13に達するように設けられた穴部17と、この穴部17の側面にゲート絶縁膜19を介して形成されたゲート電極21と、Si薄膜10上に形成され、下部電極25がゲート電極21と接続された強誘電体キャパシタとを備えた。

請求項（抜粋）：

絶縁性基板上にストライプ状に形成されたSi薄膜を用いてMOS型又はMIS型の電界効果トランジスタを作成し、このトランジスタのSi薄膜の厚さ方向側上方に強誘電体キャパシタを積層し、トランジスタのゲート電極と1個又は複数個の強誘電体キャパシタとを接続した構成の強誘電体不揮発性メモリであって、前記Si薄膜の厚さ方向に前記トランジスタのソース,チャネル,ドレイン領域を形成してなることを特徴とする強誘電体不揮発性メモリ。

IPC (7件)：

H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/786

FI (4件)：

H01L 27/10 451 ,  H01L 27/10 651 ,  H01L 29/78 371 ,  H01L 29/78 613 B

Fターム (20件)：

5F001AA17 ,  5F001AD24 ,  5F001AD33 ,  5F001AD70 ,  5F001AG17 ,  5F083AD02 ,  5F083AD06 ,  5F083FR02 ,  5F083GA09 ,  5F083HA02 ,  5F083JA15 ,  5F083PR40 ,  5F083ZA30 ,  5F110AA04 ,  5F110BB08 ,  5F110CC09 ,  5F110DD05 ,  5F110DD13 ,  5F110QQ16 ,  5F110QQ19