特許

J-GLOBAL ID：200903012890456980

強誘電体メモリ装置

発明者： 平野 博茂 ,  森脇 信行
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-348378
公開番号（公開出願番号）：特開2001-168292
出願日： 1999年12月08日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】 ビット線の配線ピッチに規制されることなくメモリセルアレイのサイズを縮小できるようにする。【解決手段】 強誘電体メモリ装置は、強誘電体からなる容量絶縁膜を有し、第1電極及び第2電極を持つ強誘電体キャパシタ11と、強誘電体キャパシタ11における第1電極側と接続するための第1のセルプレート線CP01と、強誘電体キャパシタ11における第2電極側と接続するための第1のBL0ビット線とを備えている。第2電極と第1のビット線BL0との間には、強誘電体キャパシタ11を選択的に接続可能とするセル選択トランジスタ12及びデプレッション型セル選択トランジスタ13とが直列に接続されている。

請求項（抜粋）：

基板上に形成されており、強誘電体からなる容量絶縁膜を有し、第1電極及び第2電極を持つ強誘電体キャパシタと、前記強誘電体キャパシタにおける前記第1電極側と接続するためのセルプレート線と、前記強誘電体キャパシタにおける前記第2電極側と接続するためのビット線と、前記第2電極と前記ビット線との間に直列に接続され、前記強誘電体キャパシタを選択的に接続可能とするセル選択トランジスタ及びデプレッション型セル選択トランジスタとを備えていることを特徴とする強誘電体メモリ装置。

IPC (5件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 14/00 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 11/34 352 A ,  H01L 27/10 651

Fターム (22件)：

5B024AA07 ,  5B024BA02 ,  5B024BA13 ,  5B024CA04 ,  5B024CA07 ,  5B024CA21 ,  5F083AD22 ,  5F083AD48 ,  5F083FR01 ,  5F083GA01 ,  5F083GA05 ,  5F083GA09 ,  5F083GA12 ,  5F083JA14 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19