特許
J-GLOBAL ID：200903012900034249
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平4-312443
公開番号（公開出願番号）：特開平6-163580
出願日： 1992年11月20日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 半導体層を形成する多結晶シリコンの良好な結晶性および膜質均一性が良好で、オフ電流を安定に低減し得る、薄膜トランジスタの製造方法を提供する。【構成】 ゲート電極5をマスクとして用い、半導体層3の両最外領域(ソース電極およびドレイン電極)7a、7bと低濃度不純物領域6、6とに不純物イオンを注入すると同時に、中性イオンをこの不純物イオンよりも高濃度となるように注入して非晶質化する第1の工程と、半導体層3の両最外領域7a、7b以外の部分を覆ってレジストを形成し、このレジストをマスクとして、半導体層3の両最外領域7a、7bに第1の工程で注入した不純物イオンと同一導電型の不純物イオンを第1の工程で注入した不純物イオンの濃度よりも高濃度となるように注入する第2の工程と、半導体層3を熱処理して第1の工程で非晶質化された部分を多結晶化する第3の工程とを含む。
請求項（抜粋）：
絶縁膜を間に介してゲート電極と対向する多結晶シリコンからなる半導体層が複数の領域に区分され、両最外領域の一方に不純物を高濃度に含有するソース電極が、他方に不純物を高濃度に含有するドレイン電極が形成され、中央部にチャネル領域が、該ソース電極と該チャネル領域との間および該ドレイン電極と該チャネル領域との間の少なくとも一方に低濃度不純物領域が形成された薄膜トランジスタの製造方法において、該ゲート電極をマスクとして用い、またはチャネル領域形成部を覆って該半導体層の上にレジストを形成して該レジストをマスクとして用い、該半導体層の両最外領域と低濃度不純物領域とに不純物イオンを注入すると同時に、中性イオンを該不純物イオンよりも高濃度となるように注入して非晶質化する工程と、該半導体層の低濃度不純物領域を覆って該半導体層の上にレジストを形成して該ゲート電極と該レジストとをマスクとして用い、または該半導体層の両最外領域以外の部分を覆ってレジストを形成して該レジストをマスクとして用い、該半導体層の両最外領域に、該両最外領域と低濃度不純物領域とに注入する不純物イオンと同一導電型の不純物イオンを該低濃度不純物領域よりも高濃度となるように注入する工程と、該半導体層を熱処理して非晶質化された部分を多結晶化する工程とを含む薄膜トランジスタの製造方法。
IPC (4件)：
H01L 21/336
, H01L 29/784
, H01L 21/20
, H01L 21/265
H01L 29/78 311 P
, H01L 21/265 Q
