特許
J-GLOBAL ID：200903012916536210
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-027416
公開番号（公開出願番号）：特開2002-229779
出願日： 2001年02月02日
公開日（公表日）： 2002年08月16日
要約：
【要約】【課題】 繰り返し回数がダイナミックに変化する場合、繰り返し回数を条件判定するためのオーバーヘッドが大きくなり高い性能が得られない等の課題があった。【解決手段】 比較器172は、RPT_Bレジスタ171に保持されている値と、IAレジスタ181に保持されている次にフェッチする命令のアドレスとを比較し、これらの値が一致しているか否かを示す一致情報を出力する。制御部112は、リピートブロックの最終の繰り返し処理においてその一致情報に基づきハードウェア的にリピートブロックの次の命令への命令処理シーケンス切り替えを行うための制御信号を生成する。
請求項（抜粋）：
複数の命令からなり繰り返し処理されるリピートブロックを含むプログラムを実行する情報処理装置において、実行される命令で特定されるオペレーションとは独立して、上記リピートブロック内で繰り返し処理の終了を検出する、ハードウェアにより実現された検出手段と、上記検出手段が繰り返し処理の終了を検出した場合、上記リピートブロック内の残りの命令の実行を抑止する命令実行抑止手段とを備えたことを特徴とする情報処理装置。
Fターム (2件)：
前のページに戻る
