特許

J-GLOBAL ID：200903012923909633

プログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法

発明者： 工藤 俊樹
出願人/特許権者： コニカミノルタホールディングス株式会社
代理人 (1件)： 宮本 恵司
公報種別：公開公報
出願番号（国際出願番号）：特願2003-066202
公開番号（公開出願番号）：特開2004-272832
出願日： 2003年03月12日
公開日（公表日）： 2004年09月30日
要約：

【課題】プログラマブル論理回路への不正な論理回路情報の書き込みを簡便かつ確実に防止するプログラマブル論理回路及びコンピュータシステム並びに論理回路情報の書き込み方法の提供。【解決手段】プログラマブル論理領域5を備えるプログラマブル論理回路2に、コンフィギュレーションメモリ9と、論理回路情報に付加された第2の認証情報を抽出する認証情報抽出手段10aを備えるコンフィギュレーション制御回路10と、専用の端子からのみ第1の認証情報の書き込み、消去が可能なEEPROMブロック12と、論理回路情報の書き込みの許可/禁止を判定する認証判定回路11とを備えるものであり、新たな論理回路情報を書き込む際に、第1の認証情報と第2の認証情報とが一致する場合にのみ論理回路情報の書き込みが行われるため、簡便かつ確実に不正な論理回路情報の書き込みを防止することができる。【選択図】図2

請求項（抜粋）：

書き換え可能な論理領域と、該論理領域に書き込む論理回路情報を記憶する第1の記憶手段と、前記論理回路情報の書き込みを制御する制御手段とを少なくとも有するプログラマブル論理回路において、 予め定められた第1の認証情報が記憶された不揮発性の記憶素子からなる第2の記憶手段と、前記プログラマブル論理回路に入力される情報の中から、前記論理回路情報に予め付加された第2の認証情報を抽出する認証情報抽出手段と、前記第2の記憶手段に記憶された前記第1の認証情報と前記認証情報抽出手段により抽出された前記第2の認証情報とを比較し、比較結果に基づいて前記論理回路情報の書き込みの許可又は禁止を判定する認証判定手段と、を備えることを特徴とするプログラマブル論理回路。

IPC (8件)：

G06F1/00 ,  G06F11/00 ,  G06F12/14 ,  H01L21/82 ,  H01L21/822 ,  H01L27/04 ,  H03K19/173 ,  H04L9/32

FI (8件)：

G06F9/06 660D ,  G06F12/14 320C ,  H03K19/173 101 ,  H01L21/82 A ,  H01L21/82 T ,  H01L27/04 F ,  G06F9/06 630A ,  H04L9/00 675Z

Fターム (29件)：

5B017AA02 ,  5B017BA04 ,  5B017BB03 ,  5B017CA12 ,  5B017CA15 ,  5B076EB02 ,  5B076FB06 ,  5F038DF01 ,  5F038DF10 ,  5F038EZ20 ,  5F064AA08 ,  5F064HH10 ,  5F064HH13 ,  5J042BA01 ,  5J042CA00 ,  5J042CA20 ,  5J042DA00 ,  5J104AA07 ,  5J104AA12 ,  5J104AA16 ,  5J104EA03 ,  5J104EA21 ,  5J104KA02 ,  5J104KA04 ,  5J104KA15 ,  5J104NA27 ,  5J104NA38 ,  5J104NA42 ,  5J104PA14