特許

J-GLOBAL ID：200903012935129080

半導体装置の製造方法

発明者： 中村 元昭
出願人/特許権者： ソニー株式会社
代理人 (1件)： 野田 茂
公報種別：公開公報
出願番号（国際出願番号）：特願2001-089206
公開番号（公開出願番号）：特開2002-289685
出願日： 2001年03月27日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】 トレンチ境界部の異常凹部の形成を防止する。【解決手段】 SOI基板2の表面に酸化膜8および窒化膜10をこの順に形成し、素子分離領域12上に形成された窒化膜10および酸化膜8をフォトリソグラフィーにより除去するとともに、素子分離領域12にトレンチ16を形成する。トレンチ16において露出した半導体基板の表面に熱酸化により酸化膜を形成し、トレンチ16内に酸化膜を充填すべく全体に酸化膜20を形成する。次に、酸化膜20を覆う窒化膜22を形成し、素子形成領域18において窒化膜10を露出させるべく全体を研磨して表面を平坦化する。その後、窒化膜10、22をウエットエッチングにより除去し、全体に窒化膜26を形成して、ドライエッチングにより窒化膜26をエッチバックし窒化膜26によるサイドウォール28を形成する。

請求項（抜粋）：

半導体基板上の素子形成領域の周辺にトレンチを形成し、同トレンチに絶縁材料を充填して素子分離領域とした半導体装置を製造する方法であって、前記半導体基板の表面に第1の酸化膜および第1の窒化膜をこの順に形成し、前記素子分離領域上に形成された前記第1の窒化膜および前記第1の酸化膜をフォトリソグラフィーにより除去するとともに、前記素子分離領域に前記トレンチを形成し、前記トレンチにおいて露出した前記半導体基板の表面に熱酸化により第2の酸化膜を形成し、前記トレンチ内に酸化膜を充填すべく全面に第3の酸化膜を形成し、前記第3の酸化膜を覆う第2の窒化膜を形成し、前記素子形成領域において前記第1の窒化膜を露出させるべく全体を研磨して表面を平坦化し、露出した前記第1の窒化膜をウエットエッチングにより除去し、全面に第3の窒化膜を形成し、ドライエッチングにより前記第3の窒化膜をエッチバックして前記第3の酸化膜の前記素子形成領域側の境界部に前記第3の窒化膜によるサイドウォールを形成することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/762 ,  H01L 21/76 ,  H01L 27/08 331 ,  H01L 27/08 ,  H01L 29/78 ,  H01L 29/786

FI (6件)：

H01L 27/08 331 A ,  H01L 27/08 331 E ,  H01L 21/76 D ,  H01L 21/76 L ,  H01L 29/78 301 R ,  H01L 29/78 621

Fターム (46件)：

5F032AA09 ,  5F032AA45 ,  5F032AA46 ,  5F032AA74 ,  5F032AA77 ,  5F032BA01 ,  5F032CA17 ,  5F032CA24 ,  5F032DA22 ,  5F032DA23 ,  5F032DA24 ,  5F032DA28 ,  5F032DA30 ,  5F032DA33 ,  5F032DA43 ,  5F032DA78 ,  5F048AA01 ,  5F048AA04 ,  5F048AC01 ,  5F048BA16 ,  5F048BG05 ,  5F048BG13 ,  5F110AA06 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD24 ,  5F110FF02 ,  5F110FF23 ,  5F110GG02 ,  5F110GG25 ,  5F110GG28 ,  5F110GG52 ,  5F110HM15 ,  5F110NN02 ,  5F110NN62 ,  5F110NN65 ,  5F140AA15 ,  5F140AA24 ,  5F140AC36 ,  5F140BA01 ,  5F140BC06 ,  5F140BE07 ,  5F140BH15 ,  5F140CB04 ,  5F140CE20