特許

J-GLOBAL ID：200903012937145490

アレイ基板および液晶表示素子

発明者： 川野 英郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 樺澤 襄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-013436
公開番号（公開出願番号）：特開2000-214485
出願日： 1999年01月21日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 画質低下を抑制した液晶表示素子を提供する。【解決手段】 チャネル保護膜27の端辺に切欠部27a を設け、この端辺幅が増大し、オフ電流の経路を増長させ、オフ抵抗を増大させる。オフ抵抗の増大によりオフ電流を低減し、同じ電極幅のドレイン電極31およびソース電極32を有する構造に比べ、寄生容量の増大を招く。製造プロセスにおけるゲート電極25とソース電極32との合せずれによるオフ状態寄生容量の面内分布を低減することができ、蓄積容量が小さくても、表示むらの発生を抑制できる。

請求項（抜粋）：

絶縁性基板上に互いに交差して配設されたそれぞれ複数本の走査信号用の走査信号線および表示信号用の表示信号線と、これら走査信号線および表示信号線を絶縁する絶縁膜と、前記走査信号線および表示信号線の交点近傍に設けられた画素電極と、この画素電極とほぼ平行で対向電位が印加される対向電極と、チャネル保護膜、および、このチャネル保護膜はソース電極およびドレイン電極より突出した部分を有し、この突出した部分の端辺に切欠部が形成され、前記走査信号線の走査信号および表示信号線の表示信号に基づき動作される薄膜トランジスタとを具備したことを特徴とするアレイ基板。

IPC (4件)：

G02F 1/136 500 ,  G02F 1/1343 ,  G09F 9/35 302 ,  H01L 29/786

FI (4件)：

G02F 1/136 500 ,  G02F 1/1343 ,  G09F 9/35 302 ,  H01L 29/78 619 A

Fターム (51件)：

2H092GA14 ,  2H092JA26 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JA47 ,  2H092JA49 ,  2H092JB14 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB38 ,  2H092JB63 ,  2H092MA13 ,  2H092MA17 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092NA01 ,  2H092NA22 ,  2H092NA25 ,  2H092NA28 ,  2H092PA06 ,  2H092QA06 ,  2H092QA18 ,  5C094AA02 ,  5C094AA03 ,  5C094AA25 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094DB04 ,  5C094EA04 ,  5C094EA05 ,  5C094EA10 ,  5C094EB02 ,  5C094ED15 ,  5C094ED20 ,  5C094FA01 ,  5C094GA10 ,  5F110AA02 ,  5F110AA06 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110HK09 ,  5F110HK16 ,  5F110NN02 ,  5F110NN12