特許
J-GLOBAL ID：200903012937339066
ワード同期検出回路
発明者：
出願人/特許権者：
代理人 (1件)：
井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-040176
公開番号（公開出願番号）：特開平6-252874
出願日： 1993年03月01日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】 同期判定時間を短くできる。【構成】 遅延器41 〜4n-1 は符号化データ信号102を1ビットから(n-1)ビットまでそれぞれ遅延した遅延符号化データ信号を出力する。n個の誤り訂正演算器21 〜2n-1 はタイミング信号108に基づき符号化データ信号102および(n-1)個の遅延符号化データ信号に対してそれぞれ誤り検出の演算および同期判定を行い同期判定信号1061 〜106n-1 および訂正データ信号1051 〜105n-1 をそれぞれ出力する。同期データ信号選択器3は誤り訂正演算器21 〜2n-1 からの同期判定信号1061 〜106n-1 により同期データ信号109を選択出力する。
請求項（抜粋）：
送信側から送信され誤り訂正符号化された符号化データ信号を1ワードとして入力し誤り訂正復号化を行う誤り訂正演算手段を備えたワード同期検出回路において、前記符号化データ信号を1ビットから(n-1)ビット(nは2≦n≦誤り訂正符号長)までそれぞれ遅延して(n-1)個の遅延符号化データ信号を出力する(n-1)個の遅延器と、前記符号化データ信号およびこの(n-1)個の遅延符号化データ信号に対してそれぞれ誤り検出演算の開始点を示すタイミング信号を生成するタイミング発生器とを備え、前記誤り演算手段は、前記タイミング発生器からのタイミング信号に基づき前記符号化データ信号および(n-1)個の遅延符号化データ信号に対してそれぞれ誤り検出の演算および同期判定を行い同期判定信号をそれぞれ出力するn個の誤り訂正演算器を含み、前記n個の誤り訂正演算器からの同期判定信号により同期データ信号を選択出力する同期データ信号選択器を備えたことを特徴とするワード同期検出回路。
IPC (3件)：
H04J 3/06
, H04L 1/00
, H04L 7/08
