特許
J-GLOBAL ID：200903012949982282
ツリー回路
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-194920
公開番号（公開出願番号）：特開平10-040079
出願日： 1996年07月24日
公開日（公表日）： 1998年02月13日
要約：
【要約】【課題】 回路動作の並列度を向上させ、以て乗算器の高速化を図る。【解決手段】 Tree回路の1段目において、4入力2出力加算ブロック2a〜2cと共に拡張型4入力2出力加算ブロック1aを設ける。また、2段目において4入力2出力加算ブロック2d,2eを、三段目において4入力2出力加算ブロック2fをそれぞれ設ける。同一段の各加算ブロックの入力信号の到達時刻を揃え、Tree回路のクリティカルパスの論理段数が削減される。
請求項（抜粋）：
ブースのアルゴリズムに従って生成された複数の部分積に基づいて累進的な加算を行うことにより、個数が逓減する中間和を生成しつつ、一対の最終中間和を出力するツリー回路であって、複数のビット幅のデータの複数を加算して一対の前記中間和を出力する通常型加算ブロックと、複数のビット幅のデータの複数と、1ビット幅のデータとを加算して一対の前記中間和を出力する拡張型加算ブロックとを備えるツリー回路。
IPC (2件)：
G06F 7/52 310
, G06F 7/50
G06F 7/52 310 F
, G06F 7/50 N
