特許
J-GLOBAL ID：200903012953854531
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-179519
公開番号（公開出願番号）：特開平6-029318
出願日： 1992年07月07日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】薄膜トランジスタのチャネル領域の形成に用いるドライエッチング加工を回避してプラズマダメージを防止する。又、ゲート電極に対するドレイン電極の位置精度を向上させる。【構成】ガラス基板1上に形成したゲート電極2を含む表面に窒化シリコン膜3,a-Si膜4を順次成膜した後、フォトレジスト膜5を塗布し、ガラス基板1の背面より露光して現像し、チャネル形成領域上のみにフォトレジスト膜5を残した状態でn+ -a-Si膜7を成膜し、リフトオフ法によりチャネル領域を形成する。同様に、フォトレジスト膜塗布・背面露光・現像によりチャネル領域上にのみ残したフォトレジスト膜に整合してCr膜を成膜し、リフトオフにより、ソース・ドレイン電極を形成する。
請求項（抜粋）：
絶縁性透明基板上に選択的に不透明なゲート電極を形成し前記ゲート電極を含む表面に光透過性の絶縁膜を形成する工程と、前記絶縁膜の上にa-Si膜を成膜する工程と、前記a-Si膜の上に第1のフォトレジスト膜を塗布して前記透明基板の背面より露光した後現像してチャネル形成領域上にのみ前記第1のフォトレジスト膜を残す工程と、前記第1のフォトレジスト膜を含む表面にn+ -a-Si膜を形成する工程と、n+ -a-Si膜を含む表面に第2のフォトレジスト膜を塗布してパターニングし前記第2のフォトレジスト膜をマスクとして前記n+ -a-Si膜及びa-Si膜を順次エッチングして能動領域を形成する工程と、前記第1及び第2のフォトレジスト膜を剥離してチャネル形成領域上のn+ a-Si膜を除去する工程と、全面に第3のフォトレジスト膜を塗布して前記透明基板の背面より露光した後現像してパターニングし前記第3のフォトレジスト膜を含む表面に金属膜を堆積してリフトオフ法によりチャネル領域上の金属膜を除去してソース・ドレイン電極を形成する工程とを含むことを特徴とする薄膜トランジスタの製造方法。
IPC (2件)：
H01L 21/336
, H01L 29/784
