特許

J-GLOBAL ID：200903012965372940

半導体装置の製造方法

発明者： 菅原 安浩 ,  飯島 晋平 ,  由上 二郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-308828
公開番号（公開出願番号）：特開平5-145069
出願日： 1991年11月25日
公開日（公表日）： 1993年06月11日
要約：

【要約】【目的】実効的に薄膜化されても絶縁耐圧の劣化や欠陥密度の増大を招くことの無いゲート絶縁膜を提供し、薬品に曝されても実質的にエッチングされることが無く、応力の小さな埋め込み材料を用いた溝型素子分離法を提供する。【構成】層間絶縁膜210は、熱酸化法により2〜4nmの極めて薄いSiO2 を形成し、さらにSi,O,NからなるSi酸窒化膜208をCVD法で積層する。Si酸窒化膜208は膜中のNの含有率4〜20%の範囲とし、また、溝型素子分離法における溝埋め込み絶縁材料にSi酸窒化膜208を用いた。

請求項（抜粋）：

半導体の表面にゲート絶縁膜およびゲート電極を形成するMOS型トランジスタにおいて、前記ゲート絶縁膜として2〜4nmのSiO2 膜上にSi,O,Nを構成元素とするSi酸窒化膜を積層した二層膜を用いることを特徴とする半導体装置。

IPC (4件)：

H01L 29/784 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 21/76

FI (2件)：

H01L 29/78 301 G ,  H01L 29/78 301 R