特許
J-GLOBAL ID:200903012965539097
集積回路の分析方法及び装置、及び集積回路
発明者:
,
出願人/特許権者:
代理人 (6件):
杉村 憲司
, 杉村 興作
, 来間 清志
, 藤谷 史朗
, 澤田 達也
, 藤原 英治
公報種別:公表公報
出願番号(国際出願番号):特願2008-509567
公開番号(公開出願番号):特表2008-541042
出願日: 2006年05月04日
公開日(公表日): 2008年11月20日
要約:
複数の半導体デバイス(20)を基板(10)の第1面上に具えた集積回路(IC)を分析する方法を開示する。この方法は、複数の回折ゾーン(110)を具えた回折レンズ(100)を、基板(10)の前記第1面の反対側にある他の面の第1領域内に形成するステップと、この回折レンズ(100)を通して前記複数の半導体デバイス(20)の部分集合(30)に光学的にアクセスするさらなるステップとを具えている。前記回折レンズ(100)はサブミクロンのサイズで実現することができるということにより、レンズ(100)は、通常数ミクロンの深さである屈折レンズより安価に形成することができる。さらに、レンズ(100)は基板(10)から容易に研磨除去することができ、このことは基板(10)上へのレンズ(100)の反復的な再配置を促進し、従って、IC内部の故障を光学的に検出する機会を増加させる。
請求項(抜粋):
複数の半導体デバイスを基板の第1面上に具えた集積回路を分析する方法において、
複数の同心の回折ゾーンを具えた回折レンズを、前記基板の前記第1面の反対側にある前記基板の第2面の第1領域内に形成するステップと;
前記回折レンズを通して、前記複数の半導体デバイスの部分集合に光学的にアクセスするステップと
を具えていることを特徴とする集積回路の分析方法。
IPC (1件):
FI (1件):
Fターム (6件):
2G051AA51
, 2G051AB02
, 2G051BA06
, 2G051BA10
, 2G051BB09
, 2G051CC09
引用特許:
出願人引用 (2件)
-
米国特許第6549022号明細書
-
米国特許出願公開第2004/0203257号明細書
前のページに戻る