特許
J-GLOBAL ID：200903012968886227
キースイッチ入力回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 英昭
公報種別：公開公報
出願番号（国際出願番号）：特願平4-139733
公開番号（公開出願番号）：特開平5-313803
出願日： 1992年05月01日
公開日（公表日）： 1993年11月26日
要約：
【要約】【目的】 電源と接地の間に特定の値の複数の抵抗を直列に配置し、これらの抵抗列の適切な位置からCPUポートに対する電圧を取り出すことにより、従来のようなスキャンノイズを排除し、さらにCPUポート数を減らすことができるキースイッチ入力回路を提供する。【構成】 電源と、この電源と接地の間に直列に接続された特定の抵抗値の複数の抵抗と、それらの接続点からスイッチ回路を介してCPUポートに接続し、また、これらの抵抗列の中間点から取り出した端子は直接他のCPUポートに接続する構成とした。
請求項（抜粋）：
電源と、この電源と接地の間に直列に接続された複数の特定の抵抗値の抵抗と、これらの抵抗に対応して設けられ、一端をこれらの抵抗の接続点に接続し、他端を共通にして1つのCPUポートに接続し、抵抗列の中点にはスイッチを設けずに前記と異なるCPUポートに接続した複数のスイッチ手段とを備えたことを特徴とするキースイッチ入力回路。
IPC (3件)：
G06F 3/023
, H03M 11/24
, H03K 17/00
