特許
J-GLOBAL ID：200903012972890115
レベルアッテネータ
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平10-036402
公開番号（公開出願番号）：特開平11-234067
出願日： 1998年02月18日
公開日（公表日）： 1999年08月27日
要約：
【要約】【課題】減衰量のリニアリティーが良好である従来のレベルアッテネータは、0dBmの高入力に耐えることができない。【解決手段】高周波信号を入力する第1ゲート端子と制御電圧を印加する第2ゲート端子と当該制御電圧に基いて減衰される前記高周波信号を出力するドレイン端子とを有するデュアルゲートFETで構成したレベルアッテネータにおいて、前記デュアルゲートFETを2個具備し、第1ゲート端子同士及び第2ゲート端子同士、さらにドレイン端子同士を接続した両デュアルゲートFET同士のパラレル接続で構成した。
請求項（抜粋）：
高周波信号を入力する第1ゲート端子と制御電圧を印加する第2ゲート端子と当該制御電圧に基いて減衰される前記高周波信号を出力するドレイン端子とを有するデュアルゲートFETで構成したレベルアッテネータにおいて、前記デュアルゲートFETを2個具備し、第1ゲート端子同士及び第2ゲート端子同士、さらにドレイン端子同士を接続した両デュアルゲートFET同士のパラレル接続で構成したことを特徴とするレベルアッテネータ。
IPC (2件)：
FI (2件)：
H03G 3/10 C
, H03F 3/68 B
