特許
J-GLOBAL ID：200903012976415314
バランおよび該バランを有する半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-190340
公開番号（公開出願番号）：特開2003-008311
出願日： 2001年06月22日
公開日（公表日）： 2003年01月10日
要約：
【要約】【課題】 平衡端子対を有するICなどの電子回路との物理的接続が困難であるという課題があった。【解決手段】 バラン1は、基板2の底面に設けられ、基板2を貫通するスルーホール14を介して基板2の上面に設けられた第2の導電層12の第2の端部12bと電気的に接続された第1の端部13aと、基板2の上面に第2の導電層12と平行に設けられた第1の導電層11の第2の端部11bとともに不平衡線路として働く第2の端部13bとを有するテーパ状の第3の導電層13を備えた。
請求項（抜粋）：
基板の上面に設けられ、第1および第2の端部を有する第1の導電層と、上記第1の導電層より短い長さを有するとともに上記基板の上面に設けられており、上記第1の導電層の第1の端部とともに平衡線路として働く第1の端部と、第2の端部とを有する第2の導電層とを備えており、上記基板は上記第2の導電層の第2の端部と電気的に接続されたスルーホールを有し、上記基板の底面に設けられており、上記第2の導電層の第2の端部と上記スルーホールを介して電気的に接続された第1の端部と、上記第1の導電層の第2の端部とともに不平衡線路として働く第2の端部とを有し、該第2の端部において最大幅となり上記第1の端部において最小幅となるようにテーパ状に形成された第3の導電層を備えたバラン。
IPC (2件)：
H01P 5/10
, H01L 23/12 301
H01P 5/10 C
, H01L 23/12 301 Z
