特許

J-GLOBAL ID：200903012981742013

半導体装置の製造方法

発明者： 廣田 俊幸
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-133970
公開番号（公開出願番号）：特開平8-330423
出願日： 1995年05月31日
公開日（公表日）： 1996年12月13日
要約：

【要約】【目的】本発明は、段差被覆性に優れ、かつ高速に成長可能なシリコン膜の形成手段を提供する。【構成】先ずシラン、又はジシランとホスフィンを含む第1のガス系で第1のポリシリコン膜4を成膜する。次にジクロロシランとホスフィンを含む第2のガス系によって第1のポリシリコン膜4の上に第2のポリシリコン膜5を成膜する。第1のポリシリコン膜4によってジクロロシランの選択成長性の問題を回避し、段差被覆性に優れるジクロロシランによる成膜を行うことで、コンタクトホール内に出来るボイドを最小限に抑えながら高速でシリコン膜を成膜することを可能にする。

請求項（抜粋）：

モノシラン又はジシランを含む第1のガス系を用いるCVD法により半導体基板上に第1のシリコン膜を形成する工程と、ジクロロシランを含む第2のガス系を用いるCVD法により前記第1のシリコン膜上に第2のシリコン膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/768 ,  H01L 21/205 ,  H01L 21/3205

FI (3件)：

H01L 21/90 C ,  H01L 21/205 ,  H01L 21/88 P