特許
J-GLOBAL ID：200903013034018960
データ保護装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-270718
公開番号（公開出願番号）：特開平7-129473
出願日： 1993年10月28日
公開日（公表日）： 1995年05月19日
要約：
【要約】【目的】CPUの外部記憶装置のデータを不正に読み出すことを防止する。【構成】外部記憶装置2には複数の暗号データ系列に分割されてプログラムが記憶されている。アドレス制御回路15は、各暗号データ系列の先頭アドレス読み出し時のみ選択信号13を出力し、分岐信号18により分岐アドレスが含まれる暗号データ系列の先頭アドレスを出力し、外部アドレス・バス21と内部アドレス・バス16が一致しない場合は外部記憶装置2から暗号データを順次読み出すとともに、一致が回復するまでBUSY信号20を出力してCPU3の読み出し動作を保留させる。信号選択回路11は選択信号13入力時のみ記憶回路13に初期値12を出力する。記憶回路14と排他的論理和をとり復号されたデータはCPUに入力されるとともに次の暗号データを復号するために変換テーブル8に入力される。
請求項（抜粋）：
暗号化データが一つまたは複数のデータ系列に分割されて記憶されている外部記憶装置と、演算に用いるパラメータを選択信号入力により初期化パラメータに変更可能な復号演算装置と、前記外部記憶装置にアドレス信号を出力するアドレス制御回路と、前記アドレス制御回路にアドレス信号を出力し前記復号演算装置からデータ系列を入力するCPUとを有するデータ保護装置において、前記CPUは前記復号演算装置からの読みだし動作を保留する手段と、前記復号演算装置は直列に連続して入力データ系列の要素を該パラメータと演算することにより入力データ系列を復号化する手段と、前記アドレス制御回路は前記CPUからのアドレス信号入力の時系列的不連続性を検出する手段を有し、該手段が不連続性を検出した時は前記復号演算装置に選択信号を出力するとともに、前記アドレス信号入力の不連続性を検出したアドレスの該要素を含む該データ系列の先頭要素の前記外部記憶装置におけるアドレスを前記外部記憶装置に出力した後、前記外部記憶装置から該アドレスから1要素ごとに順次直列に前記復号演算器への読みだし動作を行い、前記CPUからのアドレス信号入力の値と前記外部記憶装置へのアドレス信号出力の値が等しくなるまで前記CPUの読み出し動作を保留させる信号を出力する制御手段とを有することを特徴とするデータ保護装置。
IPC (2件)：
G06F 12/14 320
, G06F 9/06 550
