特許
J-GLOBAL ID：200903013050639819
レベルシフタ回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-227754
公開番号（公開出願番号）：特開平5-250888
出願日： 1992年07月13日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】 供給電圧よりも高い電圧および基準電圧よりも低い電圧を選定してスイッチングするように機能するFETTrインバータレベルシフタを提供する。【構成】 レベルシフタ回路はディープNタンクを含み基準電圧Vssに接続されたP型基板上に形成される。第1〜第4のFETTr(P1,P2,N1,N2)はそれぞれ第1、第2のN+ドープト領域、N+ドープト領域、P+ドープト領域、N+ドープト領域を有し、P1の第1、第2のドープト領域は出力および負電圧Vnに接続され、P2はP1へ帰還接続され、N1の第1、第2のドープト領域は出力および供給電圧よりも正である電圧Vpに接続され、N1の第5のドープト領域も電圧Vpに接続され、N2はN1へ帰還接続されている。
請求項（抜粋）：
供給電圧、基準電圧、負電圧、第1の入出力を有し、前記基準電圧に接続された第1の導電型の基板上に形成されるレベルシフタ回路であって、該回路は、第2の導電型の第1および第2のドープト領域と、前記第1の導電型の第3のドープト領域内の前記第1のトランジスタの前記第1および第2のドープト領域と、前記第2の導電型の第4のドープト領域内の前記第1のトランジスタの前記第3のドープト領域と、前記基板内の前記第1のトランジスタの前記第4のドープト領域を有する電界効果型トランジスタを具備し、前記第1のトランジスタは前記第1および第2のドープト領域間にチャネル領域を有し、前記チャネル領域から絶縁されたゲートを有し、前記第1のトランジスタの前記ゲートは前記第1の入力に接続され、前記第1のトランジスタの前記第1のドープト領域は前記出力に接続され、前記第1のトランジスタの前記第2のドープト領域は前記負電圧に接続され、前記第3のドープト領域は前記負電圧に接続され、前記第4のドープト領域は前記供給電圧に接続されている、レベルシフタ回路。
IPC (2件)：
G11C 16/06
, H01L 27/10 481
