特許
J-GLOBAL ID：200903013051315022
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-215241
公開番号（公開出願番号）：特開平5-055523
出願日： 1991年08月27日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】動作上優れた対象性を有するビット線負荷回路を備えた半導体装置を提供すること。【構成】 イオン打ち込みにより不純物領域が形成され少なくとも一組のトランジスタ対を含むビット線負荷回路を有し、前記ビット線負荷回路により複数のメモリセルが接続されるビット線の電位が所定電位に設定される半導体記憶装置において、基板面に垂直な軸とイオン打ち込み方向との間に1 ゚以上の角度が生ずる方向に対し、少なくとも前記一組のトランジスタ対のチャネル方向が垂直となるよう配置されることを特徴とする。【効果】ビット線負荷回路を構成するトランジスタに、イオン打ち込み時のオフセット領域に起因する寄生抵抗の発生するのを防ぎ、動作上優れた対象性を有するビット線負荷回路を備えた半導体装置を実現できる。
請求項（抜粋）：
イオン打ち込みにより不純物領域が形成され少なくとも一組のトランジスタ対を含むビット線負荷回路を有し、前記ビット線負荷回路により複数のメモリセルが接続されるビット線の電位が所定電位に設定される半導体記憶装置において、基板面に垂直な軸とイオン打ち込み方向との間に1 ゚以上の角度が生ずる方向に対し、少なくとも前記一組のトランジスタ対のチャネル方向が垂直となるよう配置されることを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
H01L 27/10 381
, G11C 11/34 305
