特許
J-GLOBAL ID：200903013055102945
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-070828
公開番号（公開出願番号）：特開平5-275706
出願日： 1992年03月27日
公開日（公表日）： 1993年10月22日
要約：
【要約】【目的】 セルの縮小。【構成】 ビット線11をスタックゲート間に埋込んだ。【効果】 セルを縮小できる。
請求項（抜粋）：
半導体基板上に形成される、フローティングゲートとコントロールゲートからなるスタックゲート部と、そのスタックゲート部間の半導体基板上に形成されるソース・ドレインと、スタックゲート部間に埋込まれ、それによってソース・ドレインと電気的に接続されうるビット線としての導電膜とを備えた半導体装置。
IPC (2件)：
H01L 29/788
, H01L 29/792
