特許
J-GLOBAL ID：200903013068162092

シフトレジスタ、これを用いた平面表示装置

発明者：
森田 哲生

森田 哲生 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-153766
公開番号（公開出願番号）：特開2003-346492
出願日： 2002年05月28日
公開日（公表日）： 2003年12月05日
要約：
【要約】【課題】 シフトレジスタの動作開始の際の誤動作および過大電流を防止する。【解決手段】 第2トランジスタT2の制御電極への導電パスおよび制御信号線71への導電パスをもつ第7トランジスタT7で構成されるシャット回路を設ける。制御信号線71に供給される制御信号SHUTによる第7トランジスタT7の制御を通じて、第2トランジスタT2の制御電極の電位を制御可能とし、これにより第2トランジスタT2の制御電極への導電パスをもつ第6トランジスタT6を通じて第1トランジスタT1の制御電極の電位も制御可能とする。クロック信号C1〜C3が動作を開始する前に、第7トランジスタT7を制御して第1トランジスタT1をオフ、第2トランジスタT2をオンとし、第2トランジスタT2を通じて第1電圧電極46からの電源電圧VDDが出力端子44に安定的に出力されるようにする。
請求項（抜粋）：
第1クロック端子と出力端子との間の導電パスをもつ第1トランジスタと、前記出力端子と第1電圧電極との間の導電パスをもつ第2トランジスタとを有する出力回路と、入力端子と前記第1トランジスタの制御電極との間の導電パスをもつ第3トランジスタと、前記第1電圧電極と前記第2トランジスタの制御電極との間の導電パスおよび前記入力端子への導電パスをもつ第4トランジスタとを有する入力回路と、第2クロック端子と前記第2トランジスタの制御電極との間の導電パスをもつ第5トランジスタと、前記第1電圧電極と前記第1トランジスタの制御電極との間の導電パスおよび前記第2トランジスタの制御電極への導電パスをもつ第6トランジスタとを有するリセット回路と、前記第2トランジスタの制御電極への導電パスおよび制御信号線への導電パスをもつ第7トランジスタを有するシャット回路と、を有することを特徴とするシフトレジスタ。
IPC (8件)：
G11C 19/00 ,  G02F 1/133 550 ,  G09G 3/20 622 ,  G09G 3/20 623 ,  G09G 3/20 670 ,  G09G 3/20 ,  G09G 3/36 ,  G11C 19/28
FI (8件)：
G11C 19/00 J ,  G02F 1/133 550 ,  G09G 3/20 622 E ,  G09G 3/20 623 H ,  G09G 3/20 670 E ,  G09G 3/20 670 M ,  G09G 3/36 ,  G11C 19/28 D
Fターム (35件)：
2H093NA16 ,  2H093NC09 ,  2H093NC11 ,  2H093NC16 ,  2H093NC22 ,  2H093NC34 ,  2H093ND34 ,  2H093ND37 ,  2H093ND40 ,  5C006AA16 ,  5C006BB16 ,  5C006BC03 ,  5C006BC13 ,  5C006BC20 ,  5C006BF03 ,  5C006BF11 ,  5C006BF34 ,  5C006EB05 ,  5C006FA33 ,  5C006FA36 ,  5C006FA47 ,  5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080DD09 ,  5C080DD18 ,  5C080DD25 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5C080KK04 ,  5C080KK07
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM