特許

J-GLOBAL ID：200903013086373548

半導体装置の製造方法

発明者： 中島 伸二
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-236715
公開番号（公開出願番号）：特開平11-087633
出願日： 1997年09月02日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 半導体装置の製造方法に関し、ぺロブスカイト型酸化物強誘電体層を用いたキャパシタをもち、且つ、高アスペクト比の電極コンタクト・ホールをもつ半導体装置に於ける配線金属層堆積をCVD法を用いて高い効率と高い信頼性をもって実現し、しかも、キャパシタの劣化を防止できるようにする。【解決手段】 ぺロブスカイト型酸化物強誘電体からなるキャパシタ用誘電体層15をもつキャパシタを有する半導体装置の配線形成工程に於いて、層間絶縁層17に電極コンタクト・ホールを形成してから全面に水素収蔵金属或いは水素不透過金属からなる水素阻止用金属層を形成し、CVD法を適用して水素阻止用金属層上に配線20を形成し、少なくとも水素阻止用金属層で全面が覆われている状態で水素を排除する為の真空加熱処理を行なう。

請求項（抜粋）：

ぺロブスカイト型酸化物強誘電体からなるキャパシタ用誘電体層をもつキャパシタを有する半導体装置の配線形成工程に於いて、絶縁層に電極コンタクト・ホールを形成してから全面に水素収蔵金属或いは水素不透過金属からなる水素阻止用金属層を形成する工程と、CVD法を適用して前記水素阻止用金属層上に配線金属層を形成する工程と、少なくとも水素阻止用金属層で全面が覆われている状態で水素を排除する為の真空加熱処理を行なう工程とが含まれてなることを特徴とする半導体装置の製造方法。

IPC (8件)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371