特許
J-GLOBAL ID：200903013098566147

クローズドセルトレンチMOS電界効果トランジスタ

発明者：
パタナヤク、 ディバ、 エヌ.

パタナヤク、 ディバ、 エヌ. について

, 
シュー、 ロバート

シュー、 ロバート について


出願人/特許権者：
ビシェイ-シリコニクス

ビシェイ-シリコニクス について


代理人 (1件)： 稲葉 滋
公報種別：公表公報
出願番号（国際出願番号）：特願2006-542677
公開番号（公開出願番号）：特表2007-513523
出願日： 2004年11月30日
公開日（公表日）： 2007年05月24日
要約：
本発明の実施形態は、改良されたクローズドセルのトレンチのMOS電界効果トランジスタ(TMOSFET)を提供する。クローズドセルTMOSFETは、ドレインと、ドレイン領域の上に設けられたボディ領域と、ボディ領域内に設けられたゲート領域と、ゲート絶縁体領域と、ゲート絶縁体領域の周辺に隣接したボディ領域の表面に沿って設けられた複数のソース領域とを備える。ゲート領域の第一の部分とゲート酸化領域とは、平行に延びる構造として形成される。ゲート領域の第二の部分と酸化領域とは、平行に対して直交して延びる構造として形成される。ゲートおよびドレインのオーバーラップ部の一部は、ボディ領域によって選択的に閉鎖され、その結果、ゲート・ドレイン容量は全体的に低くなる。
請求項（抜粋）：
ドレイン領域と、 前記ドレイン領域の上に設けられたボディ領域と、 前記ボディ領域内に設けられたゲート領域と、 前記ゲート領域の周辺に設けられたゲート絶縁体領域と、 前記ゲート絶縁体領域の周辺に隣接して前記ボディ領域の表面に沿って設けられた複数のソース領域と、 を備えるクローズドセルトレンチMOS電界効果トランジスタ(TMOSFET)であって、 前記ゲート領域の第一の部分と前記ゲート絶縁体領域の第一の部分とが、実質的に平行に延びた構造として形成され、 前記ゲート領域の第二の部分と前記ゲート絶縁体領域の第二の部分とが、平行に対して直交する構造として形成され、 前記ドレイン領域の第一の部分が前記平行な構造とオーバーラップしており、 前記ドレイン領域の第二の部分が前記平行に対して直交する構造から分離している、 クローズドセルTMOSFET。
IPC (2件)：
H01L 29/78 ,  H01L 21/336
FI (7件)：
H01L29/78 653A ,  H01L29/78 652A ,  H01L29/78 652K ,  H01L29/78 658G ,  H01L29/78 658F ,  H01L29/78 658A ,  H01L29/78 658E
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM