特許
J-GLOBAL ID：200903013103245435
薄膜トランジスタ基板とその製造方法及び液晶表示装置の製造方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-033704
公開番号（公開出願番号）：特開平7-244292
出願日： 1994年03月03日
公開日（公表日）： 1995年09月19日
要約：
【要約】【目的】 TFT基板を組立前に基板上の配線21、22間の短絡、断線と、TFTの動特性の検査を可能とする、又装置組立時のTFTの静電破壊を防止する。【構成】 ショートリング4とゲート、ソース配線端子23、24間の接続部を、先端がくし型形状の電極3a、4aを間隔をもって交互に配設しその間隔部分に半導体膜5、26を充填して形成し、検査、組立後このショートリング又接続部を切断する。
請求項（抜粋）：
基板と、上記基板上に形成された薄膜トランジスタと、上記薄膜トランジスタと接続されたゲート配線及びソース配線と、上記基板上に形成されたショートリングとを有し、上記配線の外部取出し端子とショートリングとが、それぞれの接続部の先端形状がくし型でこれが間隔をもって交互に配設されその間隔部分に半導体膜が形成された接続部により接続されていることを特徴とする薄膜トランジスタ基板。
IPC (3件)：
G02F 1/1345
, G02F 1/136 500
, H01L 29/786
