特許

J-GLOBAL ID：200903013118409558

同期検出方法及び装置、並びに位相同期方法及び装置

発明者： 吉田 良和 ,  吉田 聡
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 工藤 宣幸
公報種別：公開公報
出願番号（国際出願番号）：特願平10-326705
公開番号（公開出願番号）：特開2000-151567
出願日： 1998年11月17日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 複数の遅延を与えた受信データ系列間の位相差の変動に対応できるシステムを提供する。【解決手段】 受信データ系列とクロックとの相互位相関係を検出する同期検出方法において、仮想的に相互位相関係を検出するための第1の仮想遅延時間と、仮想的に位相差の程度を測定するための第2の仮想遅延時間を、重ねて受信データ系列に付与し、第2の仮想遅延時間に対応する記憶の内容に応じて測定される位相差の程度に基づいて第1及び第2の仮想遅延時間に対応する記憶のなかから選択した記憶の内容を用いて、実際に、相互位相関係を検出することを特徴とする。

請求項（抜粋）：

受信した同一データ系列に複数の所定の遅延時間を付与して位相差を持たせておき、当該各遅延時間ごとに、前記受信データ系列中のデータを同一タイミングで記憶し、各遅延時間に対応する記憶内容を比較することにより、受信側のクロックの位相を基準として前記受信データ系列とクロックとの相互位相関係を検出する同期検出方法において、仮想的に、前記相互位相関係を検出するための前記複数の所定の遅延時間を付与する第1の仮想遅延素子で、前記受信データ系列に、前記複数の遅延時間に相当する第1の仮想遅延時間を付与し、仮想的に前記位相差の程度を測定するための第2の仮想遅延素子を用いて、当該受信データ系列に対し、重ねて第2の仮想遅延時間を付与し、前記第1の仮想遅延時間に対応して前記受信データ系列を記憶するための第1の仮想記憶素子、及び第2の仮想遅延時間に対応して当該受信データ系列を記憶するための第2の仮想記憶素子を設けておき、第2の仮想記憶素子の記憶内容に応じて測定される前記位相差の程度に基づいて第1及び第2の仮想記憶素子のなかから選択した仮想記憶素子の記憶内容を用いて、前記相互位相関係の検出を実行することを特徴とする同期検出方法。

IPC (2件)：

H04L 7/02 ,  H04L 7/00

FI (2件)：

H04L 7/02 Z ,  H04L 7/00 A

Fターム (8件)：

5K047AA03 ,  5K047AA11 ,  5K047GG09 ,  5K047GG11 ,  5K047GG28 ,  5K047MM24 ,  5K047MM36 ,  5K047MM60