特許
J-GLOBAL ID：200903013120220608
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-069691
公開番号（公開出願番号）：特開平8-264739
出願日： 1995年03月28日
公開日（公表日）： 1996年10月11日
要約：
【要約】【構成】MOSFETからなるベーシックセルをアレイ状に配置し、自動配置配線手法により配線を行って任意の論理回路を構成するゲートアレイ等の半導体装置において、初段のインバータ8は信号入力をピン定義されているゲートで受け次段のインバータ9・10に伝達する。インバータ8からの出力を、インバータ9はゲート材で受けインバート動作を起こし、インバータ10はインバータ9のポリシリコン、タングステンまたはボリブデンポリサイド等のゲート材を配線とする信号経路を通らずに、アルミニウムの低抵抗配線材による論理的に並列な配線を経由して受け、インバータ動作に入る。【効果】インバータ10がインバータ9に比較して大きな遅延なくインバータ動作に入ることになり、シミュレーションにより確認されているICの動作に対して信頼性の高いレイアウトパターンを生成する。
請求項（抜粋）：
MOSFETからなるベーシックセルをアレイ状に配置し、自動配置配線手法により配線を行って任意の論理回路を構成する半導体装置に於て、あるピンに接続された入力がそのセル自身への信号入力以外にゲート材を経てそのゲート材の他の部位からセル外部配線と接続され、他のセルの入力信号へ接続する場合に、ゲート材配線部分に前記ゲート材料以外の配線材による論理的に並列な配線を有することを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 21/82 M
, H01L 21/82 W
