特許

J-GLOBAL ID：200903013125564062

多重メモリ制御方法

発明者： 森田 俊哉 ,  内山 律浩
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-226361
公開番号（公開出願番号）：特開平9-073417
出願日： 1995年09月04日
公開日（公表日）： 1997年03月18日
要約：

【要約】【課題】 2重化メモリに同一情報を同時に記録する方法では、両方のメモリのファイルが破壊される可能性がある障害には無力であり、簡易な構成と制御で信頼性高いメモリ制御を可能にする。【解決手段】 情報用メモリを領域1と2に区分し、各書き込みが正常であることを示す正常フラグ1と2の領域を設け、書き込みに際しては正常フラグを無効とし、続いて領域1にデータを書き込むステップと、データ書込終了後、正常フラグ1を書き戻すステップと、続いて同様にフラグを無効、領域2にデータを書き込み、更に正常フラグ2を正常と書き戻すステップと、読み出しに際してはまず正常フラグ1を読み出して正常ならば領域1のデータを正常として読み出すステップと、正常フラグ1が無効で正常フラグ2が正常であれば領域2のデータを正常として読み出すステップを備えた。

請求項（抜粋）：

同一情報を含むバックアップ情報用メモリを2つの情報領域1と情報領域2に区分し、また上記情報領域1の書き込みが正常であることを示すフラグ1の書き込み領域を設け、書き込みに際してはまず上記フラグ1を無効(書込中)としてから上記情報領域1にデータを書き込むステップと、続いて上記情報領域1への書き込み終了後にフラグ1を正常と書き戻すステップと、続いて情報領域2にデータを書き込むステップと、読み出しに際しては、まずフラグ1を読み出して正常ならば情報領域1のデータを正常として読み出すステップと、フラグ1が正常でなければ情報領域2のデータを正常として読み出すステップを含む多重メモリ制御方法。

IPC (2件)：

G06F 12/16 310 ,  G06F 12/16

FI (2件)：

G06F 12/16 310 M ,  G06F 12/16 310 J