特許

J-GLOBAL ID：200903013129410000

炭化珪素半導体装置およびその製造方法

発明者： 藤澤 広幸 ,  和泉 俊介 ,  俵 武志
出願人/特許権者： 富士電機ホールディングス株式会社
代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2003-129244
公開番号（公開出願番号）：特開2004-335720
出願日： 2003年05月07日
公開日（公表日）： 2004年11月25日
要約：

【課題】炭化珪素半導体装置において、炭化珪素基板上に積層したエピタキシャル層中で積層欠陥が成長するのを防ぐこと。【解決手段】炭化珪素単結晶基板1の上に、炭化珪素よりなるn型エピタキシャル層2および炭化珪素よりなるp型半導体領域3を積層する。p型半導体領域3の表面から、n型エピタキシャル層2と基板1との界面にまで達し、かつ平面形状が格子状をなす溝12を形成する。この溝12を酸化珪素膜5で埋め込むことによって、積層欠陥の成長を停止させる欠陥停止領域10を形成する。この欠陥停止領域10によって、n型エピタキシャル層2およびp型半導体領域3を、複数の島状領域11に分離する。【選択図】 図1

請求項（抜粋）：

炭化珪素単結晶よりなる基板と、 前記基板の上に積層された炭化珪素よりなる第1導電型エピタキシャル層と、前記第1導電型エピタキシャル層の上に、前記第1導電型エピタキシャル層に接して形成された炭化珪素よりなる第2導電型半導体領域と、 前記第2導電型半導体領域の表面から、前記第1導電型エピタキシャル層と前記基板との界面にまで達し、積層欠陥の成長を停止させる欠陥停止領域と、 を具備し、 前記第1導電型エピタキシャル層および前記第2導電型半導体領域は、前記欠陥停止領域によって複数の島状の領域に分離されていることを特徴とする炭化珪素半導体装置。

IPC (5件)：

H01L29/861 ,  H01L21/20 ,  H01L21/329 ,  H01L21/336 ,  H01L29/78

FI (6件)：

H01L29/91 F ,  H01L21/20 ,  H01L29/78 652T ,  H01L29/78 658E ,  H01L29/91 A ,  H01L29/91 C

Fターム (1件)：

5F052KA05