特許
J-GLOBAL ID：200903013154400885
MOSFET
発明者：
,
出願人/特許権者：
代理人 (1件)：
安藤 淳二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-310046
公開番号（公開出願番号）：特開2000-138370
出願日： 1998年10月30日
公開日（公表日）： 2000年05月16日
要約：
【要約】【課題】 動作速度が遅くならないようにする。【解決手段】 一方の表面にソース電極S が設けられるとともに他方の表面にドレイン電極D が設けられた半導体基板1 と、半導体基板1 の一方の表面から掘設されて内方面に絶縁膜1bを有した凹部1aと、凹部1aに埋設されたポリシリコン層2 と、ポリシリコン層2 の外表面に設けられたゲート電極G と、ゲート電極G により制御されてソース電極S とドレイン電極D との間を絶縁層1bに沿って導通させるチャネル層3 と、を備えたMOSFETにおいて、ポリシリコン層2 は、ゲート電極G が外表面に設けられた第1のポリシリコン層2a及びその第1のポリシリコン層2aとは導電型が異なり第1のポリシリコン層2aよりも他方の表面寄りに設けられた第2のポリシリコン層2bを有した構成にしてある。
請求項（抜粋）：
一方の表面にソース電極が設けられるとともに他方の表面にドレイン電極が設けられた半導体基板と、半導体基板の一方の表面から掘設されて内方面に絶縁膜を有した凹部と、凹部に埋設されたポリシリコン層と、ポリシリコン層の外表面に設けられたゲート電極と、ゲート電極により制御されてソース電極とドレイン電極との間を絶縁層に沿って導通させるチャネル層と、を備えたMOSFETにおいて、前記ポリシリコン層は、前記ゲート電極が外表面に設けられた第1のポリシリコン層及びその第1のポリシリコン層とは導電型が異なり第1のポリシリコン層よりも前記他方の表面寄りに設けられた第2のポリシリコン層を有してなることを特徴とするMOSFET。
FI (2件)：
H01L 29/78 653 C
, H01L 29/78 652 K
