特許
J-GLOBAL ID:200903013172400787
半導体装置の製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (4件):
布施 行夫
, 大渕 美千栄
, 伊奈 達也
, 竹腰 昇
公報種別:公開公報
出願番号(国際出願番号):特願2005-259560
公開番号(公開出願番号):特開2007-073759
出願日: 2005年09月07日
公開日(公表日): 2007年03月22日
要約:
【課題】生産性の向上および生産コストの低減を図ることができる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は,半導体層10の第1トランジスタ形成領域100HVおよび第2トランジスタ形成領域200LVの上方の全面にシリコン酸化層と、シリコン窒化層を形成する工程と、第1トランジスタ形成領域100HVの第1ゲート絶縁層形成領域に形成されたシリコン酸化層およびシリコン窒化層を除去する工程と、熱酸化法により、第1膜厚の絶縁層を形成する工程と、シリコン窒化層を除去する工程と、シリコン酸化層を除去し、かつ、絶縁層をエッチングして、絶縁層の膜厚を第2膜厚から該第2膜厚より大きい第3膜厚として第1ゲート絶縁層30を形成し、かつ、第2トランジスタ形成領域200LVに、第1ゲート絶縁層30よりも膜厚が小さい第2ゲート絶縁層70を形成する工程と、を含む。【選択図】 図1
請求項(抜粋):
(A)半導体層の第1トランジスタ形成領域および第2トランジスタ形成領域の上方の全面にシリコン酸化層を形成する工程と、
(B)前記シリコン酸化層の上方の全面にシリコン窒化層を形成する工程と、
(C)前記第1トランジスタ形成領域の第1ゲート絶縁層形成領域に形成された前記シリコン酸化層および前記シリコン窒化層を除去する工程と、
(D)前記第1トランジスタ形成領域の前記第1ゲート絶縁層形成領域に、熱酸化法により、第1膜厚の絶縁層を形成する工程と、
(E)前記シリコン窒化層および前記絶縁層を露出させた状態で、ウェットエッチングにより前記シリコン窒化層を除去する工程と、
(F)前記シリコン酸化層および前記絶縁層を露出させた状態で、ウェットエッチングにより前記シリコン酸化層を除去し、かつ、前記ウェットエッチングにより前記絶縁層をエッチングして、前記絶縁層の膜厚を前記第1膜厚から該第1膜厚より小さい第2膜厚とする工程と、
(G)熱酸化法により、前記絶縁層の膜厚を前記第2膜厚から該第2膜厚より大きい第3膜厚として第1ゲート絶縁層を形成し、かつ、前記第2トランジスタ形成領域に、前記第1ゲート絶縁層よりも膜厚が小さい第2ゲート絶縁層を形成する工程と、
(H)前記第1ゲート絶縁層の上方に第1ゲート電極を形成し、前記第2ゲート絶縁層の上方に第2ゲート電極を形成する工程と、
(I)前記第1トランジスタ形成領域に第1ソース領域および第1ドレイン領域を形成し、前記第2トランジスタ形成領域に第2ソース領域および第2ドレイン領域を形成する工程と、を含む、半導体装置の製造方法。
IPC (5件):
H01L 21/823
, H01L 27/088
, H01L 29/423
, H01L 29/49
, H01L 21/283
FI (3件):
H01L27/08 102C
, H01L29/58 G
, H01L21/283 B
Fターム (27件):
4M104BB01
, 4M104CC05
, 4M104EE03
, 4M104EE11
, 4M104EE16
, 4M104GG09
, 4M104GG13
, 4M104HH20
, 5F048AA04
, 5F048AA05
, 5F048AA09
, 5F048AC01
, 5F048AC03
, 5F048BA02
, 5F048BB16
, 5F048BB20
, 5F048BC06
, 5F048BC18
, 5F048BC19
, 5F048BE02
, 5F048BE03
, 5F048BE04
, 5F048BE05
, 5F048BG13
, 5F048BH05
, 5F048BH07
, 5F048DA23
引用特許:
出願人引用 (1件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願2002-061878
出願人:セイコーエプソン株式会社
前のページに戻る