特許

J-GLOBAL ID：200903013204311307

半導体装置、積層型半導体装置及びその製造方法

発明者： 深津 健太 ,  斉藤 康人 ,  荒川 雅之 ,  井口 知洋 ,  渡邉 尚威 ,  福地 義敏 ,  小松 哲郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-020497
公開番号（公開出願番号）：特開2002-057279
出願日： 2001年01月29日
公開日（公表日）： 2002年02月22日
要約：

【要約】【課題】 この発明は複数の配線基板をリフロー炉に通して加熱せずにベース基板上に半田によって固定できる積層型半導体装置を提供することにある。【解決手段】 ベース基板41上に複数の半導体装置31が積層される積層型半導体装置において、上記半導体装置は、可撓性を有するとともに内部電極が設けられた半導体チップ36と、可撓性を有し、上記半導体チップの内部電極と電気的に接続される配線パターン33が設けられた配線基板30と、上記配線パタ-ンに電気的に接続されるとともに上記配線基板の端部に設けられた外部電極34とを有し、上記ベース基板に設けられたベース電極42と、上記ベース基板の上記ベース電極に複数の半導体装置がそれぞれの外部電極の位置を合わせて積層された状態において上記ベース電極に各半導体装置の外部電極を電気的に接続固定した半田44とを具備する。

請求項（抜粋）：

可撓性を有するとともに内部電極が設けられた半導体チップと、可撓性を有し、上記半導体チップの内部電極と電気的に接続される配線パターンが設けられた配線基板と、この配線パタ-ンに電気的に接続されるとともに上記配線基板の端部に設けられた外部電極とを具備することを特徴とする半導体装置。

IPC (7件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 311 ,  H01L 23/12 ,  H01L 23/12 501 ,  H01L 23/50

FI (6件)：

H01L 21/60 311 S ,  H01L 23/12 501 B ,  H01L 23/12 501 T ,  H01L 23/50 W ,  H01L 25/08 Z ,  H01L 23/12 L

Fターム (7件)：

5F044KK03 ,  5F044KK11 ,  5F044LL01 ,  5F044LL07 ,  5F044LL09 ,  5F044RR03 ,  5F067BC01