特許

J-GLOBAL ID：200903013241012441

半導体装置の製造方法

発明者： 峰地 輝
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-292614
公開番号（公開出願番号）：特開平9-135025
出願日： 1995年11月10日
公開日（公表日）： 1997年05月20日
要約：

【要約】【課題】 短チャンネル効果を抑制し、且つ拡散層の低抵抗化およびコンタクトの形成を容易にすること。【解決手段】 ゲート電極4をマスクとして、拡散層より浅い基板表面に結晶欠陥導入領域5を導入し、この結晶欠陥が回復する温度以下でゲート電極4に幅広なサイドウォール6を形成し、これらをマスクとして不純物を注入する。次に、不純物活性化熱処理を行うことにより前記結晶欠陥導入領域5に横方向に拡散させることにより、ゲート近傍では浅い拡散層9、それ以外の領域では深い拡散層8を形成する。

請求項（抜粋）：

半導体基板上にゲート酸化膜を介してゲート電極を形成し、該ゲート電極をマスクとしてソース・ドレイン部に拡散層深さより浅い領域に結晶欠陥の導入を行うことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/265 ,  H01L 21/8238 ,  H01L 27/092

FI (5件)：

H01L 29/78 301 P ,  H01L 21/265 A ,  H01L 21/265 Q ,  H01L 21/265 H ,  H01L 27/08 321 E

引用特許：

審査官引用 (1件)

• 半導体素子およびその製造方法
  公報種別：公開公報   出願番号：特願平3-190732   出願人：日本電装株式会社