特許

J-GLOBAL ID：200903013258034406

PLL回路

発明者： 水谷 知二 ,  福井 隆郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 澁谷 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-075862
公開番号（公開出願番号）：特開平5-243992
出願日： 1992年02月28日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】 ロックアップタイムを短縮してレスポンス改善し、かつ正確にVCO制御電圧を供給できる同期クロック信号パターンを持つ信号の中から同期クロック信号を抽出するPLL回路を提供する。【構成】 同期分離回路1でデジタルオーディオ信号の同期信号パターンを抽出してPLL回路2の位相比較回路3と入力信号有無検出回路19に供給する。入力有無検出回路19が入力信号なしと判断した場合、スイッチ切り換え信号を発生してスイッチ21を固定制御電圧セレクタ20側に切り換えて、固定制御電圧セレクタ20で選択設定された制御電圧をVCO5に直接供給し、この制御電圧に基づく発振周波数でVCO5は発振する。入力信号があると判断された場合は、ループフィルタ4からの制御電圧がVCO5に供給されて通常のPLL動作をする。

請求項（抜粋）：

位相比較回路、ループフィルタ、電圧制御発振器を備え、同期クロック信号パターンを持つ入力信号の中から同期クロック信号を抽出するPLL回路において、同期分離回路の出力側に接続した入力信号有無検出回路と、この入出力信号有無検出回路の出力で制御するスイッチと、このスイッチに接続された固定制御電圧セレクタとを設け、前記入力信号がない時、前記スイッチをループフィルタ側から前記固定制御電圧セレクタ側に切り換えて電圧制御発振器の制御電圧を前記電圧制御発振器に供給するようにしたことを特徴とするPLL回路。

引用特許：

審査官引用 (2件)

• 特開昭55-012031
  
• 特開昭58-153618