特許

J-GLOBAL ID：200903013280323616

半導体装置及びその製造方法

発明者： 小崎 晋吾 ,  小川 幹雄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-087689
公開番号（公開出願番号）：特開2001-274383
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 活性化領域2のコーナー部分6への電界集中が少ない半導体装置を提供する。【解決手段】 半導体基板1と、半導体基板1の上部に配置され、側面3と、側面3に対して実質的に垂直に配置された中央部分5と、中央部分5に対して下向きの傾斜を持ち、側面3と交わるコーナー部分6とからなる上面4とを有する活性化領域2と、活性化領域2の上部に配置され、コーナー部分6の一部を有するチャネル領域8と、活性化領域2の上部に、チャネル領域8が有するコーナー部分6に隣接して配置された第2導電型の第1主電極領域9及び第2主電極領域10と、活性化領域2の上面4の上に配置され、コーナー部分6の膜厚が中央部分5の膜厚と同等あるいは中央部分5の膜厚より厚いゲート酸化膜11と、チャネル領域8の上に配置された制御電極12とを有する。

請求項（抜粋）：

半導体基板と、前記半導体基板の上部に配置され、側面と、当該側面に対して実質的に垂直に配置された中央部分と、当該中央部分に対して下向きの傾斜を持ち、前記側面と交わるコーナー部分とからなる上面とを有する第1導電型の活性化領域と、前記活性化領域の上部に配置され、前記コーナー部分の一部を有するチャネル領域と、前記活性化領域の上部に、前記チャネル領域が有する前記コーナー部分に隣接して配置された第2導電型の第1主電極領域と、前記活性化領域の上部に、前記第1主電極領域と離間して、前記チャネル領域が有する前記コーナー部分に隣接して配置された第2導電型の第2主電極領域と、前記活性化領域の前記上面の上に配置され、前記コーナー部分の膜厚が前記中央部分の膜厚と同等あるいは前記中央部分の膜厚より厚いゲート酸化膜と、前記チャネル領域の上に前記ゲート酸化膜を介して配置され、当該チャネル領域と異なる電圧が印加されることで、前記チャネル領域のキャリアの流れを制御する制御電極とを有することを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/76

FI (3件)：

H01L 29/78 301 R ,  H01L 21/76 L ,  H01L 21/76 R

Fターム (15件)：

5F032AA34 ,  5F032AA44 ,  5F032BB06 ,  5F032CA17 ,  5F032DA44 ,  5F032DA53 ,  5F032DA77 ,  5F040DA00 ,  5F040DA06 ,  5F040EK05 ,  5F040FC04 ,  5F040FC10 ,  5F040FC13 ,  5F040FC15 ,  5F040FC21