特許

J-GLOBAL ID：200903013286040586

メモリセル抵抗状態感知回路

発明者： フレデリック・エイ・パーナー
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 小栗 昌平 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-325971
公開番号（公開出願番号）：特開2001-184856
出願日： 2000年10月25日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】 MRAMデバイス中のメモリセルの抵抗状態を信頼性よくかつ低コストで感知することができるようなメモリセル抵抗状態感知回路を提供すること。【解決手段】 MRAMデバイス8内のメモリセル12の抵抗状態を感知するメモリセル抵抗状態感知回路であって、積分器24と、この積分器24における信号レベルにしたがって時間遅延される遷移を有する入力信号を生成する入力信号生成器36と、時間的に固定された遷移を有する基準信号を生成する基準信号生成器27と、前記入力信号および前記基準信号の遷移の相対的な発生状態に基づいて、前記抵抗状態を示すゲート40と、を備えている。

請求項（抜粋）：

MRAMデバイス(8)内のメモリセル(12)の抵抗状態を感知するメモリセル抵抗状態感知回路であって、積分器(24)と、前記積分器(24)における信号レベルにしたがって時間遅延される遷移を有する入力信号を生成する入力信号生成器(36)と、時間的に固定された遷移を有する基準信号を生成する基準信号生成器(27)と、前記入力信号および前記基準信号の遷移の相対的な発生状態に基づいて、前記抵抗状態を示すゲート(40)と、を備えていることを特徴とするメモリセル抵抗状態感知回路。

IPC (3件)：

G11C 11/14 ,  G11C 11/15 ,  H01L 43/08

FI (5件)：

G11C 11/14 Z ,  G11C 11/14 B ,  G11C 11/15 ,  H01L 43/08 Z ,  H01L 43/08 A

引用特許：

出願人引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-191380   出願人：株式会社東芝

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-191380   出願人：株式会社東芝