特許

J-GLOBAL ID：200903013295130474

ダイナミック論理回路装置

発明者： 川辺 幸仁 ,  井上 淳樹
出願人/特許権者： 富士通株式会社
代理人 (1件)： 長谷川 文廣 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-039400
公開番号（公開出願番号）：特開平7-249982
出願日： 1994年03月10日
公開日（公表日）： 1995年09月26日
要約：

【要約】【目的】 高速動作するダイナミック論理回路装置に関し,プリチャージ用素子と別にレベルシフト素子を付加することなく高速に動作させることを目的とする。【構成】 プリチャージ用素子(1) と論理素子の組み合せ回路(2) とサンプリング用素子(3) を直列に接続して第1の電源(5) と第2の電源(6) の間にプリチャージ用素子(1) が第1の電源(5) の側となるように挿入し,第1の電源(5) の電圧は第2の電源(6) の電圧より高いものとし,プリチャージ用素子(1) と組み合せ回路(2) との接続点(E)から出力を取り出すダイナミック論理回路において,該プリチャージ用素子(1) はオンの時の出力電圧が該第1の電源(5) の電圧より低くなるレベルシフト型の素子とし,プリチャージコンデンサ(10)がプリチャージされたときの出力電圧を第1の電源(5) の電圧より低くする構成をもつ。

請求項（抜粋）：

プリチャージ用素子(1) と論理素子の組合せ回路(2) とサンプリング用素子(3) を直列に接続して第1の電源(5) と第2の電源(6) の間にプリチャージ用素子(1) が第1の電源(5) の側となるように挿入し,第1の電源(5) の電圧は第2の電源(6) の電圧より高いものとし,プリチャージ用素子(1) と組合せ回路(2) との接続点(E)から出力を取り出すダイナミック論理回路装置において,該プリチャージ用素子(1) はオンの時の出力電圧が該第1の電源(5) の電圧より低くなるレベルシフト型の素子とし,プリチャージコンデンサ(10)がプリチャージされたときの出力電圧を第1の電源(5) の電圧より低くすることを特徴とするダイナミック論理回路装置。