特許

J-GLOBAL ID：200903013299461459

半導体装置およびその製造方法

発明者： 大井 明彦
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2002-073943
公開番号（公開出願番号）：特開2003-273354
出願日： 2002年03月18日
公開日（公表日）： 2003年09月26日
要約：

【要約】【課題】 トレンチMOSFETやトレンチIGBTにおいて、ソース領域やウェル領域の不純物濃度の分布がばらついても、閾値電圧をほぼ一定にすること。【解決手段】 ウェル領域12内の、トレンチ13のすぐ外側に、ソース領域16に接合し、かつ深さ方向の不純物濃度がほぼ一定であるチャネル領域17を、斜めイオン注入により、トレンチ13の側壁全面にわたって形成する。このチャネル領域17の不純物濃度は平均不純物濃度の1/2以上2倍以下とする。

請求項（抜粋）：

第1導電型の半導体層の表面層に形成された第2導電型のウェル領域と、前記ウェル領域の表面層に形成された第1導電型のソース領域と、前記ソース領域および前記ウェル領域を貫通して前記半導体層に達するトレンチと、前記ソース領域に接合し、かつ前記トレンチの側壁に沿って前記トレンチの外側に設けられた、前記ソース領域との接合位置からの深さ方向の不純物濃度が一定である第2導電型のチャネル領域と、前記トレンチの底面および側面を被覆するゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチ内に埋め込まれたゲート電極と、を具備することを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 652 ,  H01L 29/78 653

FI (2件)：

H01L 29/78 652 E ,  H01L 29/78 653 A