特許

J-GLOBAL ID：200903013301954328

半導体集積回路装置

発明者： 下石 智明 ,  富田 浩明 ,  市原 誠一 ,  碓氷 寿雄
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社 ,  株式会社日立マイコンシステム ,  日立東部セミコンダクタ株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平3-086460
公開番号（公開出願番号）：特開平5-063138
出願日： 1991年04月18日
公開日（公表日）： 1993年03月12日
要約：

【要約】【目的】 半導体チップを基板に高密度に実装することのできるLSIパッケージを提供する。【構成】 絶縁フィルム7上に設けたリード8の一端を半導体チップ4のボンディングパッド上に設けたバンプと電気的に接続すると共に、前記リード8の他端を前記絶縁フィルム7に設けた貫通孔9の周囲に配置し、キャリヤ基板2上に立設した導電ピン11を前記貫通孔9に挿通することによって、前記キャリヤ基板2上に複数の半導体チップ4を積層したLSIパッケージ。

請求項（抜粋）：

絶縁フィルム上に設けたリードの一端を半導体チップのボンディングパッド上に設けたバンプと電気的に接続すると共に、前記リードの他端を前記絶縁フィルムに設けた貫通孔の周囲に配置し、前記半導体チップを搭載するキャリヤ基板上に立設した導電ピンを前記貫通孔に挿通することによって、前記キャリヤ基板上に複数の半導体チップを積層したことを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/12

FI (2件)：

H01L 25/08 Z ,  H01L 23/12 L

引用特許：

審査官引用 (1件)

• 特公昭50-012640