特許

J-GLOBAL ID：200903013325479027

スイッチング回路及び電源回路

発明者： 佐藤 義則
出願人/特許権者： 日産自動車株式会社
代理人 (3件)： 西出 眞吾 ,  前田 均 ,  大倉 宏一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-164009
公開番号（公開出願番号）：特開2004-015884
出願日： 2002年06月05日
公開日（公表日）： 2004年01月15日
要約：

【課題】定常損失と消費電力をともに低減可能な電源回路を提供する。【解決手段】インバータ回路100では、負荷電流Ioが低い時は制御装置110からの通知信号OCをLにし、フォトカプラ107をオフにし抵抗R7を有効にする。その結果、シャントレギュレータ105のシンク電圧は低くなり、IGBT101,102への印加電圧VN,VPが低くなるように電源制御回路104によりトランジスタQ3が調整される。印加ゲート電圧が低くなりコレクタ・エミッタ間電圧が高くなるので定常損失が少なくなる。負荷電流Ioが所定値以上の場合は、電流通知信号OCをHとし抵抗R7を短絡する。その結果、シャントレギュレータ105のシンク電圧は高くなり、IGBT101,102への印加電圧が高くなるようにトランジスタQ3が調整される。印加ゲート電圧を大きくするのでコレクタ・エミッタ間電圧が低くなり定常損失は少なくなる。【選択図】 図1

請求項（抜粋）：

スイッチング素子と、 要求される前記スイッチング素子からの出力コレクタ電流が所定の電流値以下又は未満の場合には、前記スイッチング回路のゲート端子に所定の第1のゲート電圧を印加し、前記出力コレクタ電流が前記所定の電流値より大きい又は以上の場合には、前記スイッチング回路のゲート端子に前記第1のゲート電圧より大きい所定の第2のゲート電圧を印加するゲート電圧印加回路と を有するスイッチング回路

IPC (1件)：

H02M1/08

FI (1件)：

H02M1/08 C

Fターム (3件)：

5H740BA11 ,  5H740BB05 ,  5H740HH05

引用特許：

審査官引用 (3件)

• 特開昭61-185064
  
• 特開昭62-277063
  
• ゲート回路及びゲート回路制御方法
  公報種別：公開公報   出願番号：特願平11-029970   出願人：株式会社東芝