特許

J-GLOBAL ID：200903013346115734

半導体装置およびその製造方法

発明者： 藤井 卓哉
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平11-327103
公開番号（公開出願番号）：特開2001-144171
出願日： 1999年11月17日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 ダミーパターンが大きい場合は、平坦化が困難であり、ダミーパターンが小さい場合は、データ量が多くなって時間がかかるという問題を同時に解決する。【解決手段】 シャロートレンチアイソレーションを採用するプロセスで、Pウェル3とNウェル4の内側にはダミーパターン小2を形成し、Pウェル3とNウェル4の外側には大きなダミーパターン大1を形成する。

請求項（抜粋）：

シャロートレンチアイソレーションを採用するプロセスで、フィールドのダミーパターンを配置する場合に、ウェルの内側には小さいダミーパターンを配置し、ウェルの外側には大きいダミーパターンを配置することを特徴とする半導体装置の製造方法。

Fターム (9件)：

5F032AA34 ,  5F032AA44 ,  5F032BA01 ,  5F032BA02 ,  5F032CA03 ,  5F032CA17 ,  5F032CA20 ,  5F032DA33 ,  5F032DA78

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平10-293426   出願人：三菱電機株式会社