特許
J-GLOBAL ID：200903013347386898
トランジスタ
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-229081
公開番号（公開出願番号）：特開平5-067778
出願日： 1991年09月09日
公開日（公表日）： 1993年03月19日
要約：
【要約】【目的】 ドレイン電極とソ-ス電極間のサ-ジ耐量の向上及び、アバランシェ電流の引き出し抵抗の低減を図り、同時に、より微細化する事を目的とする。【構成】 電極17を半導体基板1a裏面にも設け、ドレイン電極14を埋込層2へ接続したことによって、半導体基板1aと埋込層2とによってダイオ-ドD3を形成した。【効果】 半導体基板1aと埋込層2によって形成されるダイオ-ドD3は、素子の広範囲にわたって形成されるのでサ-ジ耐量を増加させる。また、埋込層2とドレイン電極14をオ-ミックに接続した事によって、効率よくアバランシェ電流の引き出し抵抗を低減でき、同時に、深いベ-ス領域を形成する必要がないので、より微細化を図れた。
請求項（抜粋）：
高濃度の第1導電型の第1半導体領域と、該半導体領域の一方面上に形成された第1導電型の第2半導体領域と、前記第1半導体領域と該第2半導体領域との境界領域に形成された高濃度の第2導電型の埋込層と、前記第2半導体領域表面より該埋込層に接するように形成された第2導電型のドレイン領域と、該ドレイン領域表面より該領域内に形成された第1導電型のベ-ス領域と、該ベ-ス領域表面より、該領域内に形成された第2導電型のソ-ス領域と、該ソ-ス領域と前記ドレイン領域とに挟まれた、前記ベ-ス領域の表面上にゲ-ト絶縁膜を介して形成されたゲ-ト電極と、前記ドレイン領域表面から、前記埋込層に達するように形成された溝と、該溝内に形成されたドレイン電極と、前記ゲ-ト電極の設けられていない前記ベ-ス領域の少なくとも一部及び前記ソ-ス領域上に形成されたソ-ス電極と、前記第1半導体領域の他方面上にオ-ミックに接続され前記ソ-ス電極ともオ-ミックに接続された電極と、から成る事を特徴とするトランジスタ。
引用特許：
前のページに戻る
